專利名稱 | 良率評估裝置及其方法 YIELD EVALUATING APPARATUS AND METHOD THEREOF |
申請日 (校編號) | 2008/11/03 (097048US) 2008/10/03 (097048TW) |
專利證書號 | 8,051,394 美國 I369621 中華民國 |
專利權人 | 國立中央大學 |
發明人 | 陳竹一、魏慶隆、羅珮文、鄭良加、陳繼展、吳文慶 |
技術摘要: | ||||||||
本發明之範例揭露一種良率評估裝置及其方法,良率評估裝置包括空間相關性模組。空間相關性模組用以接收至少一製程相關數據與多種不同的電路佈局,並根據製程相關數據獲得此些電路佈局中每一個單位元件間的相關係數。空間相關性模組根據相關係數計算每一個電路佈局中之元件間的空間相關性,並根據這些空間相關性選擇一個電路佈局。 |
||||||||
解決的問題或達成的功效: | ||||||||
本發明係有關於一種良率評估裝置及其方法。 |
||||||||
應用領域: | ||||||||
半導體產業 |
||||||||
適用產品: | ||||||||
電路設計及FAB良率分析 |
||||||||
IPC: | ||||||||
G06F-017/50(2006.01);G06Q-099/00(2006.01);H01L-021/02(2006.01) |
||||||||
Claim 1: | ||||||||
1.一種良率評估裝置,包括:一空間相關性模組,用以接收至少一製程相關數據與多種不同的電路佈局;其中,該空間相關性模組根據該製程相關數據獲得該些電路佈局中每一個單位元件間單位距離的一相關係數,以及該空間相關性模組根據該相關係數計算每一個電路佈局中之元件間的空間相關性,並根據該些空間相關性選擇一個電路佈局;以及一取樣點亂數產生器,耦接於該空間相關性模組,用以對該空間相關性模組所選擇的該電路佈局進行亂數取樣,以產生多個測試電路樣本,並對該些測試電路樣本進行測試以估計該空間相關性模組所選擇的該電路佈局之良率。 |
||||||||
相關圖片: | ||||||||
| ||||||||
聯繫方式 | ||||||||
|
||||||||